オーディオ用 R-2R型DAC (その19)

FET駆動式R-2Rラダー型DACのテストボードの基板設計をしてみました。
とりあえず8bit分でテストします。

fet_r2r_ladder_dac_test_board_20100817


FETは表面と裏面に付ける予定ですが、その18のシミュレーションも気になりますので、先ずは低ON抵抗側である表面のFETを実装して波形を計測、その次に裏面のFETを実装して波形を計測するですかね。

いちいちトランスポートを持ち出すのが面倒になってきたのと、任意の波形を出力しやすいように ATtiny2313 で波形生成をする予定です。波形を変更するたびにマイコンにプログラムを書き込まないといけないですが…。テストボードなので、よしとしましょう。

オーディオ用 R-2R型DAC (その18)

チョッと先走りすぎたかもしれません。

そういえば、本番で使う予定のFDS8958Bの P-ch,N-ch FET だけでの特性をシミュレーションしていないではないかと思い、やってみました…。


fet_r2r_dac_speed_up_4_schematic

fet_r2r_dac_speed_up_4_waveform

fet_r2r_dac_speed_up_4_waveform_2


何だかパラにする必要も無いような良好な特性になってます…。
やはり、実験する必要ありですね。

オーディオ用 R-2R型DAC (その17)

その11で作っていた(それからも改造している)基板を使ってFETに抵抗をパラる回路を作成して波形を録ってみました。パラった抵抗は10kΩです。

fet_r2r_non_dump_reg_400kHz_PP_01

結局、10kΩをパラってもスイッチング速度に変化がありませんでした。
トホホです。

遅ればせながら、LTSpaceで同様の回路をpcm1723さんがシミュレーションされたascファイルをベースにシミュレーションしてみました。抵抗をパラにしない版とパラにした版でそれぞれのシミュレーション結果です。パラにした版はパラった抵抗の値を変更させています(緑:10kΩ, 青:1kΩ, 赤:100Ω, 薄青:10Ω, ピンク:1Ω)。FETにはLTSpiceに最初から入っているFD84885Cという、P-ch,N-chが1つづつ入ったICのモデルを使いました。

fet_r2r_dac_normal_schematic

fet_r2r_dac_normal_waveform


fet_r2r_dac_speed_up_schematic

fet_r2r_dac_speed_up_waveform

結局、抵抗をパラに入れる場合は低い値にしないと駄目で、シミュレーションを参考にすると 100Ω以下になります。ただ、この構成で100Ω以下にすると R-2R の枝の各部分で 50mA以上流れる事になり、24bit分だと1.2Aに成ってしまいます。これではパワーアンプ並みに電力消費が激しいDACになってしまいます…。

パラ抵抗は駄目だ……。
もう案が出尽くした感がし、ぼ~っとしていたところ、ふとFETにFETをパラる事を思いつきました。

そもそもこの回路でスイッチング速度が上がらないのは、FETのS-D間に入る寄生ダイオードによる静電容量(逆電圧をかけると電荷を蓄えてしまう)が要因(FETのデータシートでは出力容量Cossとして現れる)で、FETのスイッチング時にこの電荷をいかに逃がすかが問題になる。この電荷の逃げ先には10kΩの抵抗が繋がっているので、チョロチョロとしか移動しないのが原因。でも、R-2Rラダー型を形成するためにはこの抵抗が必要で…。

R-2Rの抵抗値を小さくするというのも手ではあるが、この抵抗値を100Ωにするのはチョッと考え物です。なので、低ON抵抗のFET(Coss大)にON抵抗の値が程ほどのFET(Coss小)をパラに入れることによって、後者のFETで先に導通を確立すると共に、前者のFETの寄生電荷を逃がす手助けをさせるという寸法。

FETをパラるテスト基板を作るには部品が足りないのと、そろそろユニバーサル基板で作業するのが不可能になってきたので、テスト用の基板を設計してみようと思うので少し時間と気力が必要です。なので、その前にLTSpiceでシミュレーションしてみました。各FETのmodelファイルは使おうと思っているのを各社HPからDLして入手しました。その結果が以下です。

fet_r2r_dac_speed_up_3_schematic

fet_r2r_dac_speed_up_3_waveform

fet_r2r_dac_speed_up_3_waveform_2

なかなかいい感じになってます。
部品の手配と基板設計をしますか。

オーディオ用 R-2R型DAC (その16)

FET駆動式 R-2Rラダー型DAC のテスト用の基板を設計してみました。
ユニバーサル基板では本来の特性が分らないのと、最終的には基板を発注するので、間違えたりしても痛くないと思える物をとりあえず発注してみようと思います。何せ、今までは穴の大きさとかあまり気にした事無いですからね。

OLIMEXのDSSで注文してみようと思ってますが、今回の基板が82.55x58.42mmなので1枚しか作れません。ま~1枚で十分なんですが、あまりにも余りが多いので変換基板か何かを一緒に頼んでみますかね。

それ以前に今あるテスト基板でもう少し実験できそうなのでそっちを試してみますかな。

R2R_ladder_Dual_FET_8bit_reg

R2R_ladder_Dual_FET_8bit_top

R2R_ladder_Dual_FET_8bit_bottom

オーディオ用 R-2R型DAC (その15)

FETの静電容量に伴うスイッチング速度の遅延に悩まされています。FETを使う限り、この遅延はやむえないのですが、なるべく…100nsオーダー位に短くしたいのです。

以前の回路で作った場合はどうしてもFET内に溜まった電荷が移動しにくく、結果的にスイッチング速度が1usオーダーになってしまってました。テスト基板を作ってみて初めてこの事に気が付いて…というか、教えてもらって分かった事です。

この時、回路シミュレータを使うと回路を組まなくても事前にある程度の動作確認ができる事を痛感しました。が、今度はこの回路シミュレータで振り回されています。フリーで使える回路シミュレータの定番はやはり LTSpice だと思いますが、使用候補に上がっているFETのモデルファイルが、Spice用だったり、PSpice用だったりします。今まで、ごくごく簡単な回路しかシミュレータを使った事がなかったので、LTSpice にこれら用に作られたモデルファイルを入れ込む事ができない…とういか、内部の細かい部分を調べていないので入れ込めたはいいが、あっているかどうか分からないのです。

今、使用しているFETは DMN2075U, DMP2066LSN です。これらのSpiceモデルファイルも製造元のHPで公開されてますが、LTSpiceに入れると、変な動作をします。これがなかなか曲者。LTSpiceに最初から登録されているFETのモデルファイルを使用すると結構良い感じの結果を得ているので…。

結局、以下の構成で R-2R の "前半のR" 部分を4bit分くらいの実機を作ってみようかと思ってます。諸事情で実作業ができる時間が限られているので波形録りまで漕ぎ付けるのに少し時間がかかりそうです。

inside_reg_2

Raは値が大きい方がさそうなのと、どうせなら全部同じ値の抵抗を使いたいので(そうしないと選別作業が大変)、Ra=10kΩにして、5kΩの所も10kΩを並列接続して作る予定です。

因みに、FETの第2候補の FDS8928A もモデルが公開されています。PSpice、それもOrCADで使えますよう~みたいな書き方でした。
黒ねこ時計 くろック D02
プロフィール

jujurou

Author:jujurou
運営HP:チャコの部屋
Twitter:jujurou

カレンダー
01 | 2020/02 | 03
- - - - - - 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
最新記事
最新コメント
カテゴリ
ユーザタグ

ぺるけ Linux RaspberryPi 三段化 6P43P-E 全段差動プッシュプル トランジスタ式ミニワッター 6P43P TRminiWatterPart4 MPD DAC OpenOCD FON2405E buildroot イーサネットコンバータ FM3ペリフェラル Bluetooth BeagleBoneBlack ODROID-U2 library FM3評価ボード mingw OpenGL 6N6P bitbake KiCad 計測 プリアンプ Edison VMware FM4 ミニワッター シングル TL-WR700N 

月別アーカイブ
ランキング

FC2 Blog Ranking

カウンター
検索フォーム
リンク
RSSリンクの表示
QRコード
QRコード
ライセンス
クリエイティブ・コモンズ・ライセンス
Twitter